· 工业规范标准,Specification:如果所设计的功能模块要实现某种工业标准接口或者协议,那一定要找到相关的工业规范标准,读懂规范之后,才能开始设计。
因此,为实现本设计实例中的 DDR 模块,需要的技术资料和文档。
由于我们要设计 DDR 存储模块,那么在所有的资料当中,应该较早了解 DDR 规范。通过对 DDR 规范文件「JEDEC79R2.pdf」的阅读,我们了解到,设计一个 DDR 接口,需要满足规范中规定的 DC,AC 特性及信号时序特征。下面我们从设计规范要求和器件本身特性两个方面来解读,如何在设计中满足设计要求。 DDR3一致性测试是否适用于特定应用程序和软件环境?上海设备DDR3测试

可以通过AllegroSigritySI仿真软件来仿真CLK信号。
(1)产品选择:从产品菜单中选择AllegroSigritySI产品。
(2)在产品选择界面选项中选择AllegroSigritySI(forboard)。
(3)在AllegroSigritySI界面中打开DDR_case.brd文件。
(4)选择菜单Setup-*Crosssection..,设置电路板层叠参数。
将DDRController和Memory器件的IBIS模型memorycontroller.ibs和memory.ibs文件放在当前DDR_case.brd文件的同一目录下,这样,工具会自动査找到目录下的器件模型。 上海设备DDR3测试是否可以使用多个软件工具来执行DDR3一致性测试?

至此,DDR3控制器端各信号间的总线关系创建完毕。单击OK按钮,在弹出的提示窗 口中选择Copy,这会将以上总线设置信息作为SystemSI能识别的注释,连同原始IBIS文件 保存为一个新的IBIS文件。如果不希望生成新的IBIS文件,则也可以选择Updateo
设置合适的 OnDie Parasitics 和 Package Parasiticso 在本例中。nDie Parasitics 选择 None, Package Parasitics使用Pin RLC封装模型。单击OK按钮保存并退出控制器端的设置。
On-Die Parasitics在仿真非理想电源地时影响很大,特别是On-Die Capacitor,需要根据 实际情况正确设定。因为实际的IBIS模型和模板自带的IBIS模型管脚不同,所以退出控制器 设置窗口后,Controller和PCB模块间的连接线会显示红叉,表明这两个模块间连接有问题, 暂时不管,等所有模型设置完成后再重新连接。
单击View Topology按钮进入SigXplorer拓扑编辑环境,可以按前面161节反射 中的实验所学习的操作去编辑拓扑进行分析。也可以单击Waveforms..按钮去直接进行反射和 串扰的布线后仿真。
在提取出来的拓扑中,设置Controller的输出激励为Pulse,然后在菜单Analyze- Preferences..界面中设置Pulse频率等参数,
单击OK按钮退出参数设置窗口,单击工具栏中的Signal Simulate进行仿真分析,
在波形显示界面里,只打开器件U104 (近端颗粒)管脚上的差分波形进行查看, 可以看到,差分时钟波形边沿正常,有一些反射。
原始设计没有接终端的电阻端接。在电路拓扑中将终端匹配的上拉电阻电容等电路 删除,再次仿真,只打开器件U104 (近端颗粒)管脚上的差分波形进行查看,可以看到, 时钟信号完全不能工作。 DDR3内存有哪些常见的容量大小?

重复步骤6至步骤9,设置Memory器件U101、U102、U103和U104的模型为 memory.ibs模型文件中的Generic器件。
在所要仿真的时钟网络中含有上拉电阻(R515和R518),在模型赋置界面中找到 这两个电阻,其Device Type都是R0402 47R,可以选中R0402 47R对这类模型统一进行设置,
(12) 选中R0402 47R后,选择Create ESpice Model...按钮,在弹出的界面中单击OK按 钮,在界面中设置电阻模型后,单击OK按钮赋上电阻模型。
同步骤11、步骤12,将上拉电源处的电容(C583)赋置的电容模型。
上拉电源或下拉到地的电压值可以在菜单中选择LogicIdentify DC Nets..来设置。 如何执行DDR3的一致性测试?上海设备DDR3测试
在DDR3一致性测试期间能否继续进行其他任务?上海设备DDR3测试
DDR(Double Data Rate)是一种常见的动态随机存取存储器(DRAM)技术,它提供了较高的数据传输速度和带宽。以下是DDR系统的概述:
架构:DDR系统由多个组件组成,包括主板、内存控制器、内存槽和DDR内存模块。主板上的内存控制器负责管理和控制DDR内存模块的读写操作。数据传输方式:DDR采用双倍数据传输率,即在每个时钟周期内进行两次数据传输,相比于单倍数据传输率(SDR),DDR具有更高的带宽。在DDR技术中,数据在上升沿和下降沿时都进行传输,从而实现双倍数据传输。速度等级:DDR技术有多个速度等级,如DDR-200、DDR-400、DDR2-800、DDR3-1600等。速度等级表示内存模块的速度和带宽,通常以频率来表示(例如DDR2-800表示时钟频率为800 MHz)。不同的速度等级对应着不同的数据传输速度和性能。 上海设备DDR3测试
文章来源地址: http://yiqiyibiao.m.chanpin818.com/zyyqyb/txjcyq/deta_22312432.html
免责声明: 本页面所展现的信息及其他相关推荐信息,均来源于其对应的用户,本网对此不承担任何保证责任。如涉及作品内容、 版权和其他问题,请及时与本网联系,我们将核实后进行删除,本网站对此声明具有最终解释权。